

Xây dựng máy thu định vị vệ tinh trên nền công nghệ FPGA kết hợp ARM phục vụ các ứng dụng đặc biệt

Nguyễn Ngọc Thái*, Phạm Thành Công, Đặng Thị Thùy Biên

Viện Điện tử, Viện Khoa học và Công nghệ quân sự, Số 17 Hoàng Sâm, Cầu Giấy, Hà Nội, Việt Nam.

*Email: ngocthaivdt@gmail.com

Nhận bài: 22/5/2024; Hoàn thiện: 17/7/2024; Chấp nhận đăng: 26/7/2024; Xuất bản: 25/8/2024

DOI: <https://doi.org/10.54939/1859-1043.j.mst.97.2024.177-180>

TÓM TẮT

Bài báo này đề xuất một giải pháp xây dựng máy thu định vị vệ tinh trên nền công nghệ FPGA (Field-Programmable Gate Array) kết hợp ARM (Advanced RISC Machine). Giải pháp được đề xuất dựa trên phương pháp và thuật toán kinh điển kết hợp với một số thuật toán hỗ trợ tự phát triển, thực thi trên phần cứng tự thiết kế, chế tạo. Tín hiệu từ các quả vệ tinh thu được nhờ chip front-end được xử lý và đưa ra các kết quả định vị nhờ khối back-end được thực thi bởi phần cứng tự thiết kế, chế tạo với hạt nhân là chip Zynq. Khi thực hiện như vậy, máy thu định vị vệ tinh có tính linh hoạt hơn và quan trọng hơn cả là vượt qua được một số giới hạn mà nhà sản xuất các chip thu định vị thương mại đã khóa lại. Bên cạnh đó, kết quả nghiên cứu còn là tiền đề để thiết kế, chế tạo các chip thu định vị vệ tinh không chỉ cho những ứng dụng đặc biệt mà còn cho hệ thống định vị vệ tinh của riêng Việt Nam trong tương lai.

Từ khóa: Định vị vệ tinh; FPGA; ARM; Zynq.


1. ĐẶT VẤN ĐỀ

Các bộ thu định vị vệ tinh đa hệ phiên bản thương mại bị giới hạn khả năng thu bởi trần bay không quá 18 km và/hoặc tốc độ bay không quá 515 m/s (giới hạn CoCom) [1]. Trong khi đó, rất nhiều nghiên cứu cần một bộ thu định vị vệ tinh có thể vượt qua được giới hạn này, ví dụ như các bóng thám không dự báo môi trường, thời tiết, các quả vệ tinh,... Lĩnh vực này đã có nhiều nghiên cứu được ứng dụng và phát triển [2, 3], tuy nhiên, không có một công bố rõ ràng nào về giải pháp thực thi chi tiết, chỉ ra những điểm mấu chốt trong việc khóa/mở khóa bộ thu định vị vệ tinh khỏi các giới hạn đó.

Để giải quyết vấn đề này, bài báo đề xuất một phương pháp thiết kế bộ thu định vị vệ tinh dựa trên nền tảng chip front-end kết hợp với hệ xử lý đa nhiệm và thử nghiệm dựa trên tín hiệu mẫu, tín hiệu tạo giả và tín hiệu thực. Cụ thể, nhóm nghiên cứu thực hiện các thuật toán định vị và các thuật toán hỗ trợ (bám, lọc, chống nhiễu, tăng độ chính xác,...) trên nền tảng phần mềm Matlab với bộ dữ liệu tín hiệu định vị vệ tinh mẫu; sau đó, thực thi các thuật toán đó trên kit FPGA với chip front-end; cuối cùng, thiết kế, chế tạo bộ thu GPS (Global Positioning System) trên chip ZYNQ XC7Z010 (FPGA kết hợp ARM) và chip front-tend.

2. ĐỀ XUẤT GIẢI PHÁP

Cấu trúc máy thu GPS đề xuất được thể hiện trên hình 1. Tín hiệu từ ăng-ten GPS (có tích hợp LNA (Low Noise Amplifier)) qua bộ lọc sẽ được đưa vào IC thu đổi tần MAX2769. IC MAX2769 có nhiệm vụ chuyển tín hiệu cao tần về tín hiệu IF, sau đó thực hiện số hóa đưa tới hệ thống xử lý tín hiệu (FPGA Soc hoặc kết hợp một FPGA và vi xử lý ARM). Hệ thống xử lý này sẽ có nhiệm vụ phân tích, tính toán và trả về tọa độ, vận tốc của máy thu và đưa kết quả qua cổng giao tiếp như USB/UART/SPI.



Hình 1. Cấu trúc máy thu GPS đề xuất.

Các thuật toán, luồng xử lý tín hiệu được nghiên cứu thực hiện trên nền tảng phần mềm mô phỏng tính toán Matlab Simulink với dữ liệu đầu vào là bộ dữ liệu GPS chuẩn. Các thuật toán được thực hiện như sau:

- *Phát hiện, nhận dạng tín hiệu vệ tinh*: Sử dụng thuật toán so sánh tương quan để phát hiện các tín hiệu vệ tinh thu được. Mỗi mã C/A tương ứng được phát hiện sẽ tương ứng với một vệ tinh cụ thể.

- *Thực hiện bám sóng mang và mã*: Sử dụng thuật toán bám tần số sóng mang và bám mã song song. Ở đây phương pháp tính toán tương tự vòng lặp khóa pha, khóa mã được sử dụng để đảm bảo có thể bám theo được các tín hiệu vệ tinh đã xác định (đầu ra của quá trình thu).


- *Tách dữ liệu định vị*: Kết quả đầu ra của quá trình bám tín hiệu là luồng dữ liệu dạng nhị phân của bản tin GPS. Đây là một bước quan trọng để lấy các thông tin cần thiết phục vụ cho quá trình tính toán tọa độ GPS.

- *Tính toán tọa độ GPS*: Quá trình tính toán tọa độ của máy thu được chia làm 2 bước chính: tính toán khoảng cách giữa máy thu và các vệ tinh thông qua dữ liệu định vị; sau đó tính toán tọa độ của máy thu thông qua các khoảng cách đó và tọa độ của các vệ tinh. Căn cứ theo tọa độ của máy thu, hệ thống tính toán còn đưa ra thông số khác như vận tốc chuyển động của máy thu.

3. KẾT QUẢ THỬ NGHIỆM

3.1. Thử nghiệm thuật toán thu định vị với tín hiệu thực tế

Luồng xử lý dữ liệu thu GPS: Tín hiệu từ ăng-ten thu GPS đi qua hệ thống khuếch đại và lọc, được đưa tới đầu vào của kit MAX2769. Kit phát triển FPGA có nhiệm vụ cấu hình kit thu GPS, nhận dữ liệu thô từ kênh đầu ra IQ, thực hiện tiền xử lý trước khi được ghi lưu vào máy tính thông qua đường truyền Ethernet. Dữ liệu ghi lưu trên máy tính được lưu với khoảng thời gian 40 giây, sau đó được xử lý tính toán tọa độ thu trên phần mềm Matlab. Các tọa độ thu sau tính toán được đưa ra hiển thị trên nền bản đồ thực tế nhằm đánh giá tính năng các thuật toán và làm cơ sở căn chỉnh các thuật toán. Kết quả thử nghiệm như hình 2 cho thấy tọa độ GPS khi máy thu đứng yên so với dữ liệu gốc có sai số vị trí không vượt quá 10 m.



Hình 2. Kết quả xử lý dữ liệu GPS tại một điểm.

3.2. Thử nghiệm phần cứng được thiết kế, chế tạo với hệ thống tạo giả tín hiệu định vị vệ tinh tốc độ cao

Sau khi thử nghiệm chức năng của thuật toán trên Kit FPGA và phần mềm Matlab, nhóm nghiên cứu thực hiện thiết kế, chế tạo bộ thu GPS trên cơ sở lấy Chip ZYNQ XC7Z010 làm trung tâm xử lý tín hiệu, thực hiện các thuật toán định vị và truyền thông với các thành phần khác.

Thiết bị sau khi chế tạo được thử nghiệm hai nội dung chính: Hoạt động như một bộ thu định vị vệ tinh bình thường và vượt qua được giới hạn tốc độ 515 m/s. Đối với nội dung thử nghiệm thứ nhất, nhóm nghiên cứu thực hiện hai phép thử: (i) thu định vị tại thực địa kết hợp với hiển thị các hành trình trên nền Google Earth Pro; (ii) thu định vị từ thiết bị tạo giả tín hiệu vệ tinh SMW200A. Kết quả thử nghiệm thực địa được chỉ như bảng 1. Khi bộ thu di chuyển trên đường thẳng, sai số của bộ thu định vị vệ tinh nhỏ (3 m). Hướng di chuyển của bộ thu thay đổi càng lớn và vận tốc khi thay đổi hướng càng lớn thì sai số định vị càng cao.

Bảng 1. Sai số của bộ thu thử nghiệm tại thực địa.

Vận tốc chuyển động của bộ thu (m/s)	Sai số quỹ đạo của bộ thu định vị vệ tinh so với quỹ đạo thực tế (m)		
	Chuyển động thẳng	Chuyển động thay đổi 30 ⁰	Chuyển động thay đổi 45 ⁰
10	3	5,2	5,4
14	3	5,5	5,8
19	3	6	6,4

Để thử nghiệm khả năng định vị của bộ thu khi vật mang chuyển động với tốc độ cao quá giới hạn của các bộ thu thương mại, chúng tôi sử dụng thiết bị tạo giả tín hiệu định vị tốc độ cao SMBV100A có khả năng tạo ra tín hiệu định vị như vật mang chuyển động với tốc độ lên đến 10.000 m/s. Nhóm thực hiện tạo ra quỹ đạo di chuyển của vật mang, mỗi giai đoạn chuyển động có tốc độ khác nhau: 300 m/s, 500 m/s, 700 m/s, 800 m/s,... sau đó đưa vào thiết bị tạo giả và phát ra không gian. Bộ thu tiến hành thu, tính toán tọa độ và cập nhật lên phần mềm hiển thị.

Bảng 2. Sai số quỹ đạo của bộ thu khi quỹ đạo mô phỏng thay đổi vận tốc và hướng chuyển động.

Vận tốc của quỹ đạo mô phỏng chuyển động thẳng (m/s)	Vận tốc tại thời điểm thay đổi hướng (m/s)	Sai số quỹ đạo của bộ thu định vị vệ tinh so với quỹ đạo mô phỏng (m)		
		Quỹ đạo mô phỏng chuyển động thẳng	Quỹ đạo mô phỏng thay đổi 30 ⁰	Quỹ đạo mô phỏng thay đổi 45 ⁰
300	-	7	-	-
500	-	8	-	-
700	-	8	-	-
800	-	9	-	-
-	42	-	32	44
-	54	-	35	55

Kết quả thử nghiệm được chỉ ra như bảng 2. Quỹ đạo mô phỏng vật mang có vận tốc lớn nhất khi chuyển động thẳng và giảm khi thay đổi hướng chuyển động. Cả với vận tốc nhỏ (300 m/s, 500 m/s) và vận tốc lớn (700 m/s, 800 m/s), bộ thu cập nhật dữ liệu ổn định (10 Hz). Vật mang chuyển động thẳng với các vận tốc lớn nhất là 300 m/s, 500 m/s, 700 m/s, 800 m/s thì sai số quỹ đạo nhỏ hơn 10 m. Khi quỹ đạo mô phỏng thay đổi hướng, sai số quỹ đạo của bộ thu tăng khi tăng vận tốc và tăng góc thay đổi quỹ đạo mô phỏng.

4. KẾT LUẬN

Bài báo này tập trung vào vấn đề xây dựng máy thu định vị vệ tinh trên nền công nghệ FPGA kết hợp ARM để làm cơ sở cho việc thực hiện các nghiên cứu tiếp theo trong lĩnh vực thu định vị vệ tinh. Bộ thu GPS đề xuất đã vượt qua được giới hạn về tốc độ của bộ thu GPS thương mại với sai số vị trí nhỏ. Các kết quả nghiên cứu có thể là công cụ xây dựng các bộ ghi đo tọa độ, vẽ quỹ đạo cho các khí cụ bay trong quá trình nghiên cứu thử nghiệm từng phần.

TÀI LIỆU THAM KHẢO

- [1]. "European GNSS (Galileo) Open Service Signal In Space Interface Control Document (OS SIS ICD) Issue 1," European Union/European GNSS Supervisory Authority (GSA), Tech. Rep., (2010).
- [2]. "Fully integrated RF front-end receiver for GPS applications, STA5620 Data Sheet," STMicroelectronics, (2008).
- [3]. "Single-Chip Global Positioning System Receiver Front-End, MAX2742 Data Sheet," Maxim, (2008).
- [4]. G. Rivela, P. Scavini, D. Grasso, M. Castro, A. Calcagno, G. Avellone, A. Di Mauro, G. Cali, and S. Scaccianoce, "A low power RF front-end for L1/E1 GPS/Galileo and GLONASS signals in CMOS 65nm technology," in Localization and GNSS (ICL-GNSS), 2011 International Conference on, pp. 7–12, (2011).
- [5]. N. Qi, Y. Xu, B. Chi, Y. Xu, X. Yu, X. Zhang, and Z. Wang, "A dual-channel GPS/Compass/Galileo/GLONASS reconfigurable GNSS receiver in 65nm CMOS," in Custom Integrated Circuits Conference (CICC), 2011 IEEE, pp. 1–4, (2011).

ABSTRACT

Building a satellite navigation receiver on FPGA technology combined with ARM to serve special applications

This paper proposes a solution to build a satellite navigation receiver based on FPGA technology combined with ARM. The proposed solution is based on classic methods and algorithms combined with a number of self-developed auxiliary algorithms implemented on self-designed and manufactured hardware. Signals from satellites are received by the frontend chip, then processed and given positioning results by the backend block, which is implemented by self-designed and manufactured hardware with the core of the Zynq chip. In doing so, satellite navigation receivers have a lot of flexibility and, most importantly, overcome some of the limitations that manufacturers of commercial positioning receiver chips have locked. In addition, the research results are also a premise for designing and manufacturing satellite positioning receiver chips for special applications as well as for Vietnam's own satellite positioning system in the future.

Keywords: GNSS; GPS receiver; ZYNQ; FPGA; ARM.