

NGHIÊN CỨU THUẬT TOÁN PHÁT HIỆN ĐIỂM DẤU CẤP I TRÊN ĐÀI RAĐA 3D 4 BÚP SÓNG BẰNG CÔNG CỤ TÍNH TOÁN ĐA NHÂN CUDA

Cao Minh Trí*, Mạc Quốc Khánh, Trần Trọng Viết

Tóm tắt: Bài báo đã trình bày thuật toán phát hiện điểm dấu cấp I trên đài radar 3D 4 búp sóng bằng công cụ tính toán song song đa nhân CUDA. Thuật toán phát hiện điểm dấu cấp I được phân rã thành các bài toán nhỏ hơn có thể thực thi song song trên kit AI Jetson AGX Xavier của NVIDIA để giảm thời gian xử lý. Việc phát hiện mục tiêu trên không được thực hiện với độ trễ đồng bộ nhỏ nhất cùng chi phí ít nhất. Bài báo cũng đã đưa ra được cách thức tổ chức một chương trình xử lý tín hiệu cấp I và xây dựng thuật toán xử lý song song cụ thể trên nền công nghệ CUDA. Kết quả là xây dựng được chương trình phát hiện điểm dấu cấp I với tính năng và hiệu quả thực thi tương tự với khối xử lý cấp I 354PIC01 của đài 4 búp sóng.

Từ khóa: Phát hiện điểm dấu; Xử lý tín hiệu cấp I; Đa nhân CUDA.

1. ĐẶT VẤN ĐỀ

Đài radar 3D 4 búp sóng đã được trang bị trong quân chủng Phòng không-Không quân hơn 15 năm và được đánh giá cao về hiệu năng sử dụng nhưng vì thời gian sử dụng đã khá lâu, linh kiện dự phòng đã dùng gần hết mặc dù quân chủng đã tích cực nghiên cứu sản xuất hay tìm cách mua sắm từ các nguồn khác nhau nhưng có một số loại linh kiện đã không còn xuất hiện trên thị trường trong đó có 4 khối DSP VD3U thuộc khối máy tính xử lý cấp I 354PIC01. Việc nghiên cứu đề sản xuất khối máy tính xử lý cấp I 354PIC01 đã được quân chủng Phòng không-Không quân đặt ra với nhu cầu cấp thiết từ lâu, trong đó, một trong những nhiệm vụ quan trọng nhất là xây dựng thuật toán phát hiện điểm dấu cấp I trong thời gian thực và đó là nội dung chính của bài báo.

Đài radar 3D 4 búp sóng hoạt động theo nguyên tắc chia đều không gian $0-30^\circ$ bằng 8 búp sóng (trong 01 vòng quét chỉ có tối đa 04 búp sóng hoạt động). Mỗi búp sóng đều có 01 hệ thống thu phát và xử lý phát hiện mục tiêu độc lập. Như vậy, ta có thể coi đài radar 4 búp sóng hoạt động dựa trên tổng hợp mục tiêu của 04 đài radar 2D, và kết quả của việc tổng hợp này là mục tiêu 3D (phương vị, khoảng cách và độ cao). Đài radar 4 búp sóng có nhiều chế độ hoạt động với nhiều giá trị chu kỳ lặp khác nhau (1500 Hz, 750 Hz, 375 Hz). Với chu kỳ lặp cực đại 1500 Hz để phát hiện mục tiêu trên bốn kênh đòi hỏi khối lượng tính toán rất lớn. Để thực hiện chức năng này, nhà sản xuất radar 3D 4 búp sóng đã chế tạo khối máy tính 354PIC01, trong đó, nhiệm vụ tính toán chính được đảm nhận bởi 4 module VD3U, mỗi module bao gồm 4 con DSP 2118 32 bit, 100 MHz nối song song với nhau để thực hiện các phép tính tín hiệu số phức tạp, đây là công nghệ xử lý hiện đại của 20 năm trước nhưng trong thời gian gần đây, với sự phát triển của các ứng dụng trí tuệ nhân tạo (AI) mà ở đó đòi hỏi khối lượng tính toán rất lớn mà kiến trúc song song mới đáp ứng được nhưng lại phải thân thiện dễ dùng, một giải pháp được hãng NVIDIA đưa ra là Board AI Jetson AGX nhúng trên nền ARM đa nhân và được tích hợp thêm nhiều lõi CUDA để phục vụ các ứng dụng sử dụng kiến trúc song song như: trí tuệ nhân tạo (AI), xử lý ảnh, mô phỏng 3D,... [1] hay xử lý tín hiệu ra đa [4]. Bài báo đề xuất cách thức xây dựng chương trình, thuật toán xử lý cấp I trên nền board AI Jetson AGX đảm bảo thiết bị xử lý của đề tài được thực thi trong thời gian thực có tính năng tương đương và nhanh hơn so với khối 354PIC01 nguyên bản của đài radar 3D nhưng vẫn đảm bảo kích thước nhỏ gọn lắp vừa trong khung vỏ của khối 354PIC01 nguyên bản để nhằm giải quyết vấn đề thay thế hoàn toàn khối chức năng này. Bài báo trình bày các nội dung chính như sau:

- Giới thiệu các thành phần chủ yếu của thuật toán xử lý tín hiệu trên đài radar 4 búp sóng.
- Mô tả sơ lược chương trình xử lý được các tác giả bài báo phát triển cài đặt trên board AI

Jetson AGX để phát hiện điểm dấu cấp I cho đài radar 4 búp sóng.

- Thử nghiệm đánh giá và đề xuất.

2. THUẬT TOÁN XỬ LÝ TÍN HIỆU TRÊN ĐÀI RAĐA 4 BÚP SÓNG

2.1. Các thuật toán cơ bản được dùng trong phát hiện điểm dấu cấp I trên khối 354HC01 của đài 3D 4 búp sóng

2.1.1. CFAR

Thuật toán ổn định xác suất báo động nhầm CFAR (contant false alarm rate) được mô tả trên hình 1 và được hoạt động theo công thức dưới đây [5].

Trong đó, mức tạp được đánh giá như sau:

$$Z = Y_1 + Y_2 = \sum_{i=1}^n X_i + \sum_{i=n+1}^{2n} X_i \quad (1)$$

Đại lượng Z sau khi được nhân với hằng số T sẽ tạo ra một ngưỡng thích nghi

$$U_{ng} = Z.T \quad (2)$$


Khi giá trị $Y \geq U_{ng}$ thiết bị sẽ ra quyết định là có điểm dấu xung đơn, còn lại là không.

2.1.2. Thuật toán tích lũy nhị phân [5]

Trong thuật toán này có 2 tham số N và M. M là số chu kỳ liên tiếp theo dõi, nếu có N lần trong M chu kỳ có giá trị là “có xung đơn” mà chưa có đầu chùm thì ta tạo thành một đầu chùm và khi có đầu chùm rồi mà có N lần liên là “không xung đơn” thì ta có một cuối chùm. Một điểm dấu cấp I sẽ được tạo thành từ một đầu chùm và một cuối chùm

2.2. Thuật toán tổng thể trên khối 354HC01 của đài 3D 4 búp sóng

Đài radar 3D 4 búp sóng có đặc tính rất hay để chống nhiễu không đồng bộ là thay đổi chu kỳ lặp sau 8, 12, 16 chu kỳ thu phát tùy theo chế độ kích của đài. Như vậy, ta sẽ nhóm dữ liệu I, Q từ bộ tách sóng pha thành một khối có cùng giá trị tần số lặp. Mỗi khi ta thu thập đủ một khối ta sẽ tiến hành tính FFT trên 512 mã vị trí và lưu chúng trong bộ nhớ. Thuật toán phát hiện điểm dấu cấp I sẽ hoạt động trên 5 khối dữ liệu I, Q gần nhất và ta phát hiện điểm dấu cấp I trên khối thứ 3.




Hình 1. Thuật toán CFAR.

Hình 2 là lưu đồ thuật toán xử lý tín hiệu cấp I của đài radar 4 búp sóng ở chế độ kích siêu thừa, tức là, sau 8 chu kỳ thu phát sẽ thay đổi tần số lặp 1 lần, nó hoạt động trên khối dữ liệu thứ 3, từ kết quả tính FFT ta sẽ tính giá trị biên độ của chúng sẽ theo từng băng lọc đi vào khối CFAR tương ứng và sẽ tạo được giá trị logic “1” hoặc “0” tương ứng với “có” hay “không có” xung đơn trên băng lọc đó. Nhưng nếu dừng lại ở đây thì số xung đơn giả vẫn còn rất nhiều nên nhiệm vụ giảm số lượng số xung đơn giả này sẽ do module “Thiết bị lọc theo vận tốc” [6] đảm nhiệm và trên thực tế nó đã giảm được đến 70 đến 80% số lượng xung đơn giả. Module này làm việc như sau:

Giả sử tại giải lọc F3 của khối dữ liệu thứ 3 tại mã vị trí L qua CFAR tạo ra một xung đơn và ta gọi giá trị biên độ của F3 là $A3_3[L]$.

Gọi $A3_1[L]$, $A3_2[L]$, $A3_3[L]$, $A3_4[L]$, $A3_5[L]$ lần lượt là giá trị biên độ từ F3 của khối dữ liệu thứ 1,2,3,4,5 tại mã vị trí L.

Nếu $A3_3[L] \geq \alpha * (A3_1[L] + A3_2[L] + A3_4[L] + A3_5[L])$ thì xung đơn tại giải lọc F3 của khối dữ liệu thứ 3 tại mã vị trí L sẽ là một xung đơn thực sự. Ta tiến hành qui trình trên với tất cả giải lọc còn lại và cuối cùng dùng phép logic OR để ra được giá trị “1” hay “0” và đi vào bộ tích lũy nhị phân để tạo ra điểm dấu cấp I nếu nó thỏa mãn điều kiện “đầu chùm”, “cuối chùm”.



Hình 2. Lưu đồ thuật toán xử lý tín hiệu cấp I của đài radar 4 búp sóng.

2.3. Giải đồ thuật toán chương trình xử lý tín hiệu cấp I đài radar 4 búp sóng dựa trên Board AI Jetson AGX Xavier bằng công cụ CUDA của NVIDIA

2.3.1. Giới thiệu chung chương trình xử lý tín hiệu cấp I Board Jetson AGX Xavier

Về cơ bản chương trình phát hiện điểm dấu cấp I trên board Jetson AGX này hoạt động theo lưu đồ thuật toán trên hình 2 nhưng vì kết cấu phần cứng của Jetson AGX khác với module VD3U của khối 354PIC01 nguyên bản nên kết cấu của 2 chương trình xử lý cũng khác nhau, trong đó, trên khối 354PIC01 thì các chương trình con thành phần sẽ được 16 DSP ADS2118 chia ra đảm nhận còn trên board Jetson AGX thì chương trình này sẽ được 8 core Arm và 512 core nhân CUDA đảm nhận. Cụ thể chương trình trên Jetson AGX sẽ được chia ra như sau:

- 8 core ARM sẽ đảm nhận xử lý các tác vụ tuần tự như thu nhận và truyền dữ liệu qua ngoại vi như Ethernet, Serial, điều phối các luồng trao đổi dữ liệu giữa các tiến trình, điều khiển hoạt động chung của chương trình chính theo một trình tự cho trước, tổng hợp đo cao từ kết quả xử lý trên 4 kênh thu,...


- 512 core CUDA sẽ đảm nhận các tác vụ song song như tính toán FFT và lọc tốc độ trên đồng thời 512 mã vị trí của 4 kênh thu.

2.3.2 Chương trình tính FFT trên 4 kênh tại 512 vị trí

Để đơn giản thủ tục lập trình chúng tôi sử dụng thuật toán DFT 16 thay vì FFT 16 để tính tích lũy tương can trên 512 mã vị trí. Như vậy, để tính DFT16 4 kênh ta phải tổ chức trong kit Jetson AGX Xavier 512 chương trình con (thread) chạy song song, mỗi thread sẽ được đảm nhận bởi 1 core CUDA để tính DFT tại một mã vị trí trên cả 4 kênh.

2.3.3. Lưu đồ thuật toán phát hiện điểm dấu cấp I của đài 4 búp sóng cải tiến

Cách tổ chức và thực hiện tương tự như với chương trình tích lũy tương can



Hình 3. Lưu đồ thuật toán xử lý tín hiệu cấp I của đài radar 4 búp sóng trên kit Jetson AGX Xavier bằng công cụ CUDA của NVIDIA.

3. KẾT QUẢ THỰC NGHIỆM VÀ THẢO LUẬN


3.1. Phần cứng thử nghiệm và thiết bị mô phỏng

Nhóm nghiên cứu đã xây dựng hệ thống phần cứng phát hiện điểm dấu cấp I cho 4 kênh, trung tần từ máy thu của đài 4 búp sóng bao gồm:

- 2 bộ ADC Terasic ADA 65 MSPS nhằm số hóa tín hiệu trung tần 24 MHz;
- 2 KIT nhúng FPGA Terasic DE10 Standard để xử lý tín hiệu trung tần và chuyển xuống thành tín hiệu thị tần, mỗi kit đảm nhiệm 2 kênh trung tần sau khi đã được số hóa;
- 1 kit AI Jetson AGX Xavier sử dụng 4 kênh tín hiệu thị tần từ 2 KIT DE10 Standard bằng thuật toán phát hiện điểm dấu cấp I như đã trình bày ở mục 2.

Để tiện việc so sánh đánh giá giữa các giải pháp, chúng tôi đã xây dựng các kịch bản thử nghiệm sao cho sự đánh giá cho từng giải pháp là trung thực và khách quan nhất. Các tình huống trên không sẽ được thể hiện qua thiết bị mô phỏng tạo ra 4 tín hiệu trung tần 24 MHz (tương ứng với 4 búp sóng) có kèm theo hiệu ứng doppler và tính năng thay đổi chu kỳ lặp sau 16 chu kỳ thu phát giống như tín hiệu thật có kèm theo giá trị số hóa mã góc phương vị.

Kịch bản thử nghiệm như sau: Vì khối lượng phép tính tiêu tốn cho thuật toán tích lũy tương can trong đó chủ yếu dành cho thực hiện tính FFT 16 điểm cho 512 mã vị trí trên toàn bộ 4 kênh thu bằng 512 nhân GPU CUDA là lớn nhất nên ta phải tính xem về mặt lý thuyết là hệ thống cần bao nhiêu ms để thực hiện trên thời gian thực. Sau đó, ta dùng thực nghiệm để chứng thực tiêu chuẩn trên có đạt được hay không.



Hình 4. Sơ đồ khối xử lý tín hiệu cấp I đài radar 4 búp sóng.

Để đánh giá khả năng xử lý cấp I của hệ thống ta thiết lập kịch bản thử nghiệm là có từ 180 đến 200 mục tiêu xuất hiện trên một vòng quét 360 độ sau đó so sánh với số lượng mục tiêu xuất hiện trên màn hình PC sau khi đã được xử lý cấp II. Nếu 2 số lượng này bằng nhau thì ta có kết luận hệ thống đã xử lý cấp I đạt yêu cầu.

3.2. Thử nghiệm tính trên thiết bị mô phỏng và trên khí tài chiến đấu

3.2.1. Thử nghiệm tính toán tích lũy tương can

Khi đài radar 3D 4 búp sóng hoạt động ở chế độ kích mau với tần số lặp 1500 Hz, thay đổi chu kỳ lặp sau mỗi 16 chu kỳ phát đòi hỏi hệ thống tính toán nhiều nhất để đáp ứng xử lý trong thời gian thực. Cụ thể hệ thống cần: $1000 \cdot 16 / 1500 = 10.6 \text{ ms}$ cho một chu kỳ xử lý đồng thời trên 4 kênh nhưng đây là một chu kỳ đầy đủ từ lúc nhận dữ liệu thị tần đến lúc xuất ra được vị trí của điểm dấu cấp I, như đã phân tích ở trên khối lượng tính toán lớn nhất cho cả chu kỳ này tập trung ở phân tích lũy tương can nên nếu thời gian dành cho phần này nhỏ hơn $10.6/2 = 5.2 \text{ (ms)}$ sẽ đảm bảo rằng toàn hệ thống sẽ thực hiện trên thời gian thực. Ta sẽ dùng thực nghiệm để để tính lượng thời gian xử lý này, kết quả được thể hiện trong bảng 1. Thời gian trung bình để thực hiện là $3.276 \text{ ms} < 5,2 \text{ ms}$ theo yêu cầu của tính toán lý thuyết.

Bảng 1. Thống kê thời gian thực hiện thuật toán tích lũy tương can trong 10 chu kỳ.

Lần	1	2	3	4	5	6	7	8	9	10
Thời gian thực hiện (ms)	3,15	3,05	3,2	3,4	3,45	3,25	3,3	3,36	3,25	3,35

3.2.2 Thử nghiệm chương trình phát hiện điểm dấu cấp I trên KIT Jetson AGX

Bảng 2. So sánh số mục tiêu xử lý được và số mục tiêu trong kịch bản thử nghiệm.

Số mục tiêu trên kịch bản	190	191	192	193	194	195	196	197	198	199	200
Số mục tiêu sau khi xử lý	190	191	192	193	194	195	196	197	198	199	200

KIT Jetson AGX sẽ thực hiện chương trình phát hiện điểm dấu cấp I và truyền kết quả lên máy tính xử lý cấp II sau đó sẽ kiểm đếm xem số lượng mục tiêu xuất hiện trên màn hình PC. Nhìn vào bảng 2 ta thấy mặc dù có số lượng mục tiêu rất lớn nhưng Jetson AGX đã xử lý rất tốt, không bỏ sót một điểm dấu cấp I nào làm tiền đề quan trọng để máy tính xử lý cấp II cung cấp đủ số quỹ đạo mục tiêu xuất hiện trong kịch bản thử nghiệm.

3.2.3. Thử nghiệm thực tế trên đài Radar 3D

Trên đài radar 3D có tất cả các tín hiệu có tín hiệu dự phòng giống hệt với tín hiệu đi vào thiết bị xử lý của đài để phục vụ sửa chữa, kiểm định. Nhóm nghiên cứu sử dụng tính năng này để thử nghiệm thiết bị của đề tài song song với thiết bị xử lý của nguyên bản đài 3D. Môi trường thử nghiệm là để đài radar 3D hoạt động bắt mục tiêu thật ngoài thực địa sau đó so sánh kết quả xử lý giữa thiết bị của tổ đề tài và thiết bị 354PIC01 nguyên bản của đài 3D, trong đó, thiết bị của tổ đề tài xử lý tín hiệu radar bằng các thuật toán đã nêu ở mục 2. Qua quá trình chạy thử trong 10 phiên nhóm nghiên cứu thấy kết quả xử lý giữa 2 thiết bị là tương đương. Cụ thể trên hình 5 là kết quả xử lý trên thiết bị của nhóm tác giả xuất hiện 2 quỹ đạo (được khoanh vòng đỏ) mục tiêu thật ở phương vị 280 độ, vị trí cách đài khoảng 30 km và ở phương vị 128 độ, vị trí 35 km. Tương tự như vậy, trên hình 6 là kết quả xử lý trên khối 354PIC01 nguyên bản của đài 3D, có 2 quỹ đạo mục tiêu thật được khoanh đỏ ở phương vị 280 độ, vị trí 30,3 km và ở phương vị 128 độ, vị trí 35,3 km (Sai số 300 m là sai số chấp nhận được đối với radar cảnh giới).

3.3. Kết quả thử nghiệm và đánh giá

Qua 3 thử nghiệm trên ta thấy, giải pháp xử lý mà các tác giả đưa ra có hiệu năng tính toán mạnh, trong các thử nghiệm về xử lý tương can và phát hiện điểm dấu cấp I cho thấy hệ thống có dư thừa khả năng để xử lý trong thời gian thực, hơn nữa không bỏ lọt hay báo lầm thêm điểm dấu giả so với kịch bản thử nghiệm, điều này thể hiện được tính đúng đắn của thuật toán được cài đặt trong thiết bị.

Trong quá trình thử nghiệm trên thiết bị chiến đấu ngoài thực địa có tham chiếu với kết quả xử lý của thiết bị tương đương trên đài ra đa 36D6M1 trong 10 phiên liên tục cho thấy hai thiết bị này cho kết quả tương đương (có sai số cho phép).



Hình 5. Kết quả xử lý ngoài thực địa trên thiết bị của nhóm nghiên cứu.



Hình 6. Kết quả xử lý trên thiết bị nguyên bản của đài 3D.

4. KẾT LUẬN

Kết quả qua 3 thử nghiệm về hiệu suất xử lý, tính đúng đắn của thuật toán trong điều kiện đòi hỏi cường độ tính toán cao (nhiều mục tiêu) cũng như sức mạnh tính toán lớn cũng như khả năng hoạt động ổn định tin cậy trong môi trường khắc nghiệt nhiệt độ cao, độ ẩm lớn hơn nữa giá cả cũng phải chăng dễ mua bán trên thị trường nên dễ thay thế, lắp đặt, nâng cấp của Board AI Jetson AGX Xavier. Dựa trên nền tảng tính toán đa nhân CUDA nhóm nghiên cứu đã đưa ra được giải pháp xử lý tín hiệu cấp I trong thời thực có hiệu quả cao về mặt kỹ thuật cũng như về mặt kinh tế, đồng thời chúng tôi cũng chế tạo thành công thiết bị xử lý cấp I thay thế cho khối 354PIC01 nguyên bản của đài ra đa 4 búp sóng. Hiện nay, một số module xử lý như VD3U thuộc khối máy tính xử lý cấp I 354PIC01 của đài 3D 4 búp sóng đã không thể mua được trên thị trường quốc tế, điều này ảnh hưởng lớn đến việc đảm bảo kỹ thuật cho chúng nên việc chế tạo thành công khối xử lý cấp I thay thế đã góp phần giải quyết khó khăn trên hơn nữa trong biên chế của quân chủng PK-KQ và Hải quân vẫn còn nhiều đài ra đa cần hiện đại hóa hoặc thiếu linh kiện thay thế bởi nhiều nguyên nhân khác nhau. Việc tiếp cận theo hướng đi này trong việc đảm bảo kỹ thuật tình trạng sẵn sàng chiến đấu của quân đội là một giải pháp đầy hứa hẹn.

TÀI LIỆU THAM KHẢO

- [1]. Mark A.Richards “Fundamentals of Radar Signal Processing” Mc.Graw-Hill ELECTRONIC ENGINEERING.
- [2]. Christopher Cooper, “GPU Computing with CUDA”. Boston University, 2011
- [3]. Jimmy Pettersson Ian Wainwright., “Radar Signal Processing with Graphics Processors (GPUs)”, Examensarbete 30 hp Februari 2010.

- [4]. Christain Jacobus Venter., “Software-defined Pulse-doppler radar signal processing on graphic processors”, University of Pretoria May 2014.
- [5]. Vũ Đăng Chiến “Nghiên cứu xây dựng bộ phát hiện kiểu tích lũy tương can tín hiệu Radar”, Học viện Kỹ thuật quân sự 2003.
- [6]. Đinh Kim Thương “Đài ra đa 3 tọa độ 36D6M1”, CKT Quân chủng PK-KQ 2011.

ABSTRACT

A NEW ALGORITHM FOR DETECTION OF LEVEL I MARKER IN SIGNAL PROCESSING OF RADAR 4 BEAM 3D

This paper presents level I marker detection algorithm on 4 beam 3D Radar using CUDA multi-core parallel calculation tool. To solve the above problem, we have to decompose the grade I marker algorithm into many smaller problems that can be executed in parallel on NVIDIA GPUs to reduce processing time. The goal is to ensure aerial target detection with minimal sync delay and minimum cost. We show how to organize a level I signal processing program and build a specific parallel processing algorithm based on CUDA technology. As a result, a grade-I marker detection program was built with the same performance and performance as the 354IIC01 block of 3D 4 beam radar station.

Keywords: CUDA; 3D.

*Nhận bài ngày 14 tháng 6 năm 2021
Hoàn thiện ngày 09 tháng 8 năm 2021
Chấp nhận đăng ngày 10 tháng 10 năm 2021*

Địa chỉ: Viện Vũ khí, Tổng cục CNQP.

**Email:* leonardoacmilan@gmail.com.