

Nghiên cứu thiết kế, chế tạo mạch chia công suất siêu cao tần làm việc trên 3 băng

Trịnh Văn Chiến Dũng¹, Lê Đăng Mạnh¹, Lê Hồ Mạnh Thắng¹,
Đỗ Thị Linh Giang¹, Trần Đông², Nguyễn Minh Giảng^{1*}

¹Học viện Kỹ thuật quân sự;

²Trường Đại học Kinh tế - Kỹ thuật Công nghiệp.

*Email: nmgiang44@gmail.com

Nhận bài: 03/01/2023; Hoàn thiện: 16/02/2023; Chấp nhận đăng: 28/3/2023; Xuất bản: 28/4/2023.

DOI: <https://doi.org/10.54939/1859-1043.j.mst.86.2023.12-20>

TÓM TẮT

Bài báo trình bày phương pháp thiết kế mạch chia công suất làm việc trên 3 băng tần 0,9; 1,6 và 2,2 GHz sử dụng thuật toán Tối ưu bầy đàn. Mạch được thiết kế, mô phỏng và tối ưu hóa trên phần mềm ADS (Advanced Design System) của Keysight. Kết quả đo đạc các tham số tán xạ của mạch phù hợp với kết quả mô phỏng. Các tham số đo được của mạch như sau: mạch làm việc trên 3 băng với suy hao chèn tốt hơn -3,3 dB, độ cách ly tốt hơn -19.1 dB, suy hao phản hồi trên các cổng tốt hơn -17,2 dB trên cả 3 băng tần. So sánh với các mạch chia công suất 3 băng công bố trước đó, mạch có ưu điểm là suy hao chèn nhỏ, các tham số còn lại đều đảm bảo tốt.

Từ khóa: Mạch chia công suất đa băng; PSO; Chia công suất Wilkinson; Suy hao chèn; Tham số tán xạ.

1. ĐẶT VẤN ĐỀ

Mạch chia công suất là phần tử quan trọng trong các hệ thống anten mảng pha, mạch khuếch đại công suất, mạch trộn tần. Trong các mạch chia công suất thì mạch chia công suất Wilkinson [1] được sử dụng phổ biến do có ưu điểm suy hao nhỏ, độ cách ly cao và thiết kế đơn giản. Ngày nay, với sự phát triển của các ứng dụng đa băng, các mạch chia công suất Wilkinson cũng được cải tiến để có thể làm việc tốt trên nhiều băng tần. Đã có nhiều nghiên cứu về thiết kế mạch chia công suất 2 băng, ví dụ như [2-3], tuy nhiên, mạch chia công suất 3 băng hiện nay còn ít được nghiên cứu. Một số kỹ thuật phối hợp trở kháng trên 3 băng tần đã được đề xuất trong các công trình [4-5]. Các kỹ thuật này làm cơ sở để thiết kế mạch chia công suất 3 băng. Tuy vậy, các kỹ thuật [4-5] cho kích thước mạch lớn vì phải thực hiện chuyển đổi trở kháng trên nhiều bước, vì vậy khó áp dụng trong các thiết bị đòi hỏi kích thước nhỏ gọn. Trong công trình [6] mạch chia công suất 3 băng được thiết kế sử dụng sơ đồ tương đương chữ T dạng mở rộng, tuy nhiên 3 tần số làm việc lại không độc lập với nhau, trong đó tần số thứ 3 được xác định bằng trung bình cộng của 2 tần số còn lại.

Trong bài báo này, chúng tôi trình bày phương pháp và kết quả thiết kế mạch chia công suất làm việc trên 3 băng tần dựa trên thuật toán tối ưu bầy đàn (Particle Swarm Optimization, ký hiệu là PSO) [7]. So sánh với các thuật toán tiến hóa khác, ví dụ như thuật toán di truyền (GA-Genetic Algorithm) [8], thuật toán PSO thực hiện đơn giản hơn. Điểm khác biệt giữa thuật toán PSO so với thuật toán GA ở chỗ, nếu như thuật toán GA dựa trên việc cạnh tranh giữa các cá thể thì thuật toán PSO dựa trên việc phối hợp giữa các cá thể. Đối với thuật toán PSO, trong quá trình bay, các cá thể chim sẽ dần thay đổi hướng bay và tốc độ bay để hướng tới vị trí tối ưu của mình trong mối tương quan với các cá thể khác trong bầy đàn. Nếu như ta coi mỗi vị trí của cá thể chim gắn với một biến cần tìm thì vị trí tối ưu của chúng tìm được sẽ chính là giá trị tối ưu mà ta cần xác định.

Thông qua sử dụng thuật toán PSO, mạch chia công suất 3 băng được thiết kế có kích thước nhỏ gọn, ngoài ra các tần số làm việc có thể chọn độc lập với nhau.

Các phần tiếp theo của bài báo được cấu trúc như sau: Phần 2 sẽ trình bày về phương pháp

thiết kế mạch chia công suất 3 băng dựa trên thuật toán PSO, phần 3 trình bày về kết quả chế tạo và đo kiểm các tham số của mạch chia công suất 3 băng. Cuối cùng là kết luận được trình bày trong phần 4.

2. PHƯƠNG PHÁP THIẾT KẾ MẠCH CHIA CÔNG SUẤT 3 BĂNG

2.1. Mạch chia công suất Wilkinson truyền thống


Mạch chia công suất Wilkinson truyền thống được trình bày trên hình 1 [1]. Mạch gồm 1 cổng vào và 2 cổng ra. Để thực hiện việc phối hợp trở kháng giữa cổng vào và cổng ra, ta sử dụng các đoạn mạch dài có chiều dài $\lambda/4$, với λ là bước sóng công tác.

Các tham số thiết kế của mạch như sau [1]:

$$Z_{1a} = Z_{2a} = Z_0 \sqrt{2} \quad (1)$$

$$Z_2 = Z_3 = Z_0 \quad (2)$$

$$R_s = 2Z_0 \quad (3)$$




Hình 1. Mạch chia công suất Wilkinson truyền thống.

Trong đó Z_0 là trở kháng của cổng vào của mạch chia công suất, giá trị Z_0 được lựa chọn bằng giá trị chuẩn 50 Ohm; Z_{1a} và Z_{2a} là trở kháng đặc trưng của 2 nhánh của mạch chia công suất, R_s là điện trở cách ly nhằm tăng độ cách ly giữa 2 cổng ra của mạch. Mạch chia công suất Wilkinson truyền thống chỉ làm việc trên 1 băng tần được thiết kế.

Để mạch Wilkinson có thể làm việc trên 3 băng tần, cần phải thay các đoạn mạch dài Z_{1a} và Z_{2a} bằng nhiều đoạn mạch dài sao cho có thể thực hiện phối hợp trở kháng giữa Z_{v1} và Z_{ra1} và giữa Z_{v2} và Z_{ra2} trên 3 băng tần. Trong phần tiếp theo sẽ trình bày phương pháp thiết kế mạch phối hợp trở kháng trên 3 băng tần.

2.2. Ứng dụng thuật toán tối ưu bầy đàn trong thiết kế mạch chuyển đổi trở kháng trên 3 băng tần

Giả sử cần thực hiện việc phối hợp trở kháng giữa Z_0 và Z_L trên 3 tần số f_1, f_2 và f_3 với $f_1 < f_2 < f_3$. Ta sẽ dùng phương pháp chuyển đổi trở kháng 3 đoạn [9], theo đó sẽ sử dụng 3 đoạn mạch dài có trở kháng đặc trưng Z_1, Z_2, Z_3 và độ dài điện tương ứng là θ_1, θ_2 và θ_3 như trên hình 2 để phối hợp trở kháng giữa Z_0 và Z_L . Ta cần xác định giá trị các trở kháng đặc trưng và các độ dài điện này.



Hình 2. Mạch chuyển đổi trở kháng trên 3 băng tần.

Giả sử $Z_L > Z_0$, ta ký hiệu $u_1 = f_2 / f_1, u_2 = f_3 / f_1, k = Z_L / Z_0$. Khi đó việc xác định các giá trị Z_1 và θ_1 có thể đưa về việc giải hệ phương trình phi tuyến [9]:

$$u_1 = \frac{\arctan\left(\frac{(1-k)\cot u_1\theta_1 - b \tan u_1\theta_1}{2a}\right) + q\pi}{\arctan\left(\frac{(1-k)\cot \theta_1 - b \tan \theta_1}{2a}\right)} \quad (4)$$

$$u_2 = \frac{\arctan\left(\frac{(1-k)\cot u_2\theta_1 - b \tan u_2\theta_1}{2a}\right) + r\pi}{\arctan\left(\frac{(1-k)\cot \theta_1 - b \tan \theta_1}{2a}\right)} \quad (5)$$

Trong đó:

$$a = \sqrt{k} \left(\frac{Z_0}{Z_1} - \frac{Z_1}{Z_0} \right); \quad b = \frac{Z_0^2}{Z_1^2} k - \frac{Z_1^2}{Z_0^2}; \quad \theta_1 = l_1 \beta_1$$

q, r là các số nguyên.

Sau khi tìm được Z_1 và θ_1 , các giá trị còn lại của mạch phối hợp trở kháng được xác định như sau:

$$\theta_2 = -\arctan\left(\frac{(1-k)\cot(\theta_1) - b \tan(\theta_1)}{2a}\right) \quad (6)$$

$$\theta_3 = \theta_1 \quad (7)$$

$$Z_2 = \sqrt{k} Z_0 \quad (8)$$

$$Z_3 = \frac{Z_2^2}{Z_1} \quad (9)$$

Thấy rằng, hệ (4) - (5) là hệ phương trình phi tuyến và chỉ có thể giải bằng phương pháp số. Để giải hệ phương trình (4) - (5), trong công trình [10] đã đưa ra nghiệm dưới dạng các biểu thức giải tích xấp xỉ, theo đó các nghiệm cần tìm Z_1 và θ_1 sẽ là các hàm số của u_1 và u_2 . Tuy nhiên, vì chỉ là biểu thức gần đúng, cho nên phương pháp [10] cho sai số lớn. Trong bài báo này, chúng tôi áp dụng thuật toán tối ưu bầy đàn [7] để xác định nghiệm của hệ (4) - (5).

Thuật toán tối ưu bầy đàn thực hiện dựa trên hành vi của đàn chim bay. Trong đó, mỗi cá thể chim trong đàn sẽ bay trong không gian có n chiều, và sẽ điều chỉnh hướng bay cũng như vận tốc bay của mình dựa theo kinh nghiệm của chính con chim đó sau mỗi bước dịch chuyển sao cho đạt được vị trí tối ưu nhất trong mỗi quan hệ với cả đàn chim. Mỗi nghiệm cần tìm sẽ chính là vị trí tối ưu của mỗi cá thể trong bầy đàn mà ta cần phải xác định.

Ta gọi hàm mục tiêu là F , khi đó hàm F được xác định như sau:

$$F = \left| u_1 - \frac{\arctan\left(\frac{(1-k)\cot u_1\theta_1 - b \tan u_1\theta_1}{2a}\right) + q\pi}{\arctan\left(\frac{(1-k)\cot \theta_1 - b \tan \theta_1}{2a}\right)} \right| + \left| u_2 - \frac{\arctan\left(\frac{(1-k)\cot u_2\theta_1 - b \tan u_2\theta_1}{2a}\right) + r\pi}{\arctan\left(\frac{(1-k)\cot \theta_1 - b \tan \theta_1}{2a}\right)} \right| \quad (10)$$

Bài toán giải hệ (4) - (5) được đưa về việc tìm giá trị cực tiểu của hàm F . Để thực hiện được việc này, trước hết phải xác định các tham số đầu vào, tham số cần tìm, phạm vi của tham số cần tìm và điều kiện của các tham số trong hàm tối ưu để tiến hành thiết lập thuật toán theo mong muốn. Để tìm được nghiệm chính xác với sai số nhỏ thì phạm vi tìm kiếm xung quanh vị trí tối ưu và vận tốc tối đa của mỗi cá thể trong đàn cần được giảm dần trong quá trình tìm kiếm, trong thuật toán của chúng tôi, giá trị tốc độ tối đa sẽ được giảm một nửa so với giá trị trước đó sau một số vòng lặp nhất định (số vòng lặp cần được chọn lớn hơn 1000). Lưu đồ thuật toán được thể hiện ở hình dưới.

Các tham số đầu vào gồm: Vị trí ban đầu, tốc độ ban đầu của các cá thể; các tham số $u_1 = f_2/f_1, u_2 = f_3/f_1, k = Z_L / Z_0$. Các giá trị biến cần tìm (giá trị tối ưu) đó là Z_1, Z_2, Z_3 và $\theta_1, \theta_2, \theta_3$.

Vị trí tối ưu tức thời của mỗi cá thể trong bầy đàn được lưu lại trong mảng dữ liệu (ký hiệu là VT) nếu như tìm thấy được một vị trí mới tốt hơn vị trí ban đầu [8]:

$$VT = [x_1, x_2, \dots, x_n] \quad (11)$$

Gọi $V = [v_1, v_2, \dots, v_n]$ là mảng chứa giá trị vận tốc tối đa ban đầu của mỗi cá thể trong đàn. Vận tốc tối đa ban đầu của đàn chim sẽ là lớn nhất để có thể nhanh chóng tìm đến những vị trí có giá trị tốt hơn. Sau mỗi lần tìm kiếm phạm vi di chuyển của đàn chim được thu hẹp dần. Vận tốc tối đa của đàn chim hiện thời được lưu trong một mảng n chiều. Việc xác định vận tốc tối đa ban đầu rất quan trọng tới thời gian thực hiện thuật toán, nó sẽ quyết định vùng không gian mà cần tìm kiếm nghiệm xung quanh vị trí ban đầu. Vận tốc tối đa ban đầu sẽ được thiết lập bằng khoảng cách từ vị trí ban đầu tới vị trí tối đa mà giá trị cần tìm kiếm có thể đạt được


Mỗi vị trí của từng phần tử tìm kiếm trong không gian n chiều được di chuyển một cách ngẫu nhiên về hướng và tốc độ mỗi lần di chuyển trong vùng tìm kiếm. Từ vị trí tối ưu hiện tại kết hợp với độ tăng hoặc giảm về vị trí do vận tốc bay ngẫu nhiên vừa tạo được sẽ tạo nên một vùng tìm kiếm xung quanh giá trị tối ưu hiện tại để tìm ra điểm tốt hơn cho phần tử và của cả bầy đàn. Do vậy, sau mỗi bước dịch chuyển, vị trí của cá thể thứ “ i ” trong đàn chim được chúng tôi xây dựng bằng hàm số:

$$x_i = VT(i) + (-1)^{randi(0,1)} * rand() * V(i) \quad (12)$$

Trong đó, $rand()$ là hàm tạo giá trị ngẫu nhiên trong khoảng từ 0 đến 1; $randi(0,1)$ là hàm tạo giá trị 0 hoặc 1 một cách ngẫu nhiên.

Để áp dụng thuật toán PSO trong thiết kế mạch phối hợp trở kháng trên 3 băng tần, đầu tiên cần xác định các biến cần tìm là Z_1 và θ_1 . Các biến còn lại sẽ được tính theo các phương trình (6-9). Ta coi Z_1 và θ_1 là các vị trí tối ưu cần phải xác định. Giá trị ban đầu của Z_1 và θ_1 và vận tốc của các cá thể được khởi tạo ngẫu nhiên trong miền xác định của các biến. Miền xác định của Z_1 là từ 0 đến $\max(Z_0, Z_L)$, miền giá trị của θ_1 là từ 0^0 tới 90^0 theo tài liệu [9]. Sau mỗi bước tính, vận tốc của các cá thể sẽ giảm dần và được lưu trong mảng VT (11), và vị trí mới sẽ được xác định thông qua phương trình (12). Trong mỗi bước tính, giá trị của hàm tối ưu F được xác định lại theo phương trình (10). Nếu giá trị tối ưu hiện tại nhỏ hơn giá trị tối ưu cũ thì nó sẽ nhận giá trị hiện tại và vị trí hiện tại sẽ là vị trí tối ưu mới. Quá trình tính cứ tiếp tục đến khi hàm tối ưu F có giá trị nhỏ hơn một giá trị xác định (ta chọn 10^{-6}) thì sẽ dừng lại.

Thông qua việc sử dụng thuật toán PSO, ta có thể tính toán được mạch phối hợp trở kháng trên 3 băng tần. Phần tiếp theo sẽ trình bày việc ứng dụng thuật toán tối ưu bầy đàn để thiết kế mạch chia công suất 3 băng.




Hình 3. Lưu đồ thuật toán Tối ưu bầy đàn.

2.3. Thiết kế mạch chia công suất 3 băng

Trong phần này, ta sẽ áp dụng thuật toán tối ưu bày đàn trình bày ở phần trước để thiết kế mạch chia đôi công suất siêu cao tần làm việc trên 3 băng tần 0,9; 1,6 và 2,2 GHz. Sơ đồ của mạch chia công suất 3 băng được thể hiện ở hình 4.

Ký hiệu Z_v là trở kháng của đầu vào mạch chia công suất, Z_2 và Z_3 là trở kháng trên 2 cổng ra. Ta có:

$$Z_v = Z_2 = Z_3 = 50 \Omega \quad (13)$$




Hình 4. Mạch chia công suất Wilkinson làm việc trên 3 băng tần.

Để tăng thêm độ cách ly giữa các cổng ra, ta cần lắp thêm các điện trở cách ly R_{S1} , R_{S2} và R_{S3} . Ký hiệu trở kháng vào trên mỗi nhánh của mạch chia công suất là Z_{v1} và Z_{v2} . Vì mạch thực hiện chia đôi công suất nên $Z_{v1} = Z_{v2}$. Khi đó, điều kiện phối hợp trở kháng ở đầu vào là:

$$\frac{1}{Z_{v1}} + \frac{1}{Z_{v2}} = \frac{1}{Z_v} = \frac{1}{50} \quad (14)$$

Từ đó suy ra $Z_{v1} = Z_{v2} = 100 \Omega$.


Vì nhánh trên và nhánh dưới của mạch chia đôi công suất hoàn toàn giống nhau, do đó, chỉ cần tính toán cho 1 nhánh. Xét nhánh trên của mạch, ta cần xác định giá trị các trở kháng Z_{11} , Z_{12} , Z_{13} và các độ dài điện tương ứng là θ_{13} , θ_{23} , và θ_{33} sao cho mạch thực hiện phối hợp trở kháng giữa $Z_{v1} = 100 \Omega$ với $Z_2 = 50 \Omega$ trên 3 tần số 0,9; 1,6 và 2,2 GHz.




Hình 5. Sự biến thiên của tham số Z_{11} (hình a) và θ_{11} (hình b) theo thời gian để tiến tới giá trị tối ưu.

Sử dụng thuật toán tối ưu bày đàn được xây dựng ở phần trước, ta nhập các tham số đầu vào để tính toán như sau: $f_1 = 0,9$ GHz, $f_2 = 1,6$ GHz, $f_3 = 2,2$ GHz, $k = Z_L / Z_0 = 0,5$. Giá trị ban đầu của Z_{11} và θ_{11} được chọn là 100Ω và 45° , các vận tốc ban đầu là $V_1 = 50$ và $V_2 = 90$.

Sau khi chạy phần mềm, ta tính được kết quả tối ưu của các tham số cần tìm với thời gian là 0,385 s với 28000 bước tính, hàm tối ưu F đạt giá trị $2,9 \cdot 10^{-7}$ và đây cũng chính là sai số của thuật toán.



Hình 6. Sự biến thiên của giá trị hàm tối ưu F theo thời gian để tiến tới giá trị tối ưu.



Hình 7. Bản vẽ thiết kế của mạch chia công suất Wilkinson làm việc trên 3 băng tần.

Kết quả tính toán nhận được như sau:

$$Z_{11} = Z_{21} = 86,98 \Omega, Z_{12} = Z_{22} = 70,71 \Omega, Z_{13} = Z_{23} = 57,48 \Omega$$

$$\theta_{11} = \theta_{12} = \theta_{13} = \theta_{21} = \theta_{22} = \theta_{23} = 51,15^\circ$$

Từ các kết quả trên có thể xác định được kích thước của các đoạn mạch dài với vật liệu xác định. Trong thiết kế này, vật liệu Rogers RO4003C được sử dụng để chế tạo mạch. Vật liệu có hằng số điện môi $\epsilon_r = 3,55$; suy hao góc tang = 0,0027. Kích thước các đoạn mạch dài của mạch được cho trong bảng 1.

Bảng 1. Các tham số thiết kế của mạch chia công suất 3 băng.


Trở kháng	Ω	Kích thước (mm)	
		Chiều dài	Chiều rộng
$Z_{11} = Z_{21}$	86,98	29,73	0,6
$Z_{12} = Z_{22}$	70,71	30,2	0,95
$Z_{13} = Z_{23}$	57,48	28,8	1,4

Để tăng độ cách ly giữa 2 cổng ra, ta sử dụng 3 trở kháng cách ly R_{S1} , R_{S2} và R_{S3} để nối giữa 2 nhánh của mạch, giá trị của các trở kháng cách ly được chọn như sau: $R_{S1} = 110 \Omega$, $R_{S2} = 210 \Omega$, $R_{S3} = 365 \Omega$. Dựa trên kết quả tính toán, mạch chia công suất 3 băng được thiết kế bằng phần mềm Keysight ADS, bản vẽ thiết kế của mạch được thể hiện trên hình 7.

Trong phần tiếp theo sẽ trình bày kết quả chế tạo và đo kiểm các tham số của mạch.

3. CHẾ TẠO VÀ ĐO KIỂM MẠCH CHIA CÔNG SUẤT 3 BĂNG


Dựa trên kết quả thiết kế được trình bày trong Phần 2, tiến hành chế tạo và đo kiểm các tham số của mạch. Mạch được chế tạo trên vật liệu Rogers



Hình 8. Mạch chia công suất Wilkinson làm việc trên 3 băng tần sau khi chế tạo.

RO4003C. Mạch có kích thước nhỏ gọn với chiều dài và chiều rộng là 41,5 mm x 26,5 mm (hình 8).


Các tham số tán xạ của mạch được đo trên máy phân tích mạng Vec-tơ. Kết quả đo đặc và mô phỏng suy hao chèn S_{21} và S_{31} của mạch được thể hiện trên hình 9.



Hình 9. Kết quả đo và mô phỏng suy hao chèn S_{21} (a) và S_{31} (b).

Từ hình 9 có thể thấy, kết quả đo đặc phù hợp với kết quả mô phỏng. Kết quả đo suy hao chèn trên các cổng tại 3 tần số làm việc đều tốt hơn -3,3 dB, nghĩa là chỉ lệch -0,3 dB so với lý tưởng. Điều này cho thấy mạch chia công suất 3 băng được thiết kế có suy hao nhỏ.

Tham số tiếp theo cần khảo sát đó là suy hao phản hồi trên các cổng 1, 2 và 3. Kết quả đo và mô phỏng các tham số trên được thể hiện trên hình 10.




Hình 10. Kết quả đo và mô phỏng suy hao chèn S_{11} (a), S_{22} (b) và S_{33} (c).

Có thể thấy, kết quả đo khá phù hợp với kết quả mô phỏng. Suy hao phản hồi trên các cổng tại 3 tần số làm việc 0,9; 1,6 và 2,2 GHz đều có giá trị tốt hơn -17,2 dB.

Tiếp theo, kết quả đo và mô phỏng hệ số cách ly S23 giữa 2 cổng ra của mạch được thể hiện trên hình 11. Hệ số cách ly S23 đo được giữa 2 cổng ra tại các tần số làm việc 0,9; 1,6 và 2,2 GHz có giá trị lần lượt là -32,8 dB; -19,1 dB; và -25,9 dB. Các tham số trên cho thấy, độ cách ly giữa 2 cổng ra tại 3 tần số đều ở mức tốt.

Từ các kết quả nhận được ở trên, bảng tổng hợp các tham số của mạch được thể hiện như bảng 2.



Hình 11. Kết quả đo và mô phỏng hệ số cách ly giữa 2 cổng ra S23.

Bảng 2. Kết quả đo các tham số tán xạ của mạch chia công suất 3 băng.

Tham số tán xạ	Tần số		
	0,9 GHz	1,6 GHz	2,2 GHz
S21 (dB)	-3,1	-3,2	-3,3
S31 (dB)	-3,2	-3,3	-3,3
S11 (dB)	-25,2	-17,2	-33
S22 (dB)	-28,0	-22,8	-24,0
S33 (dB)	-26,3	-21,1	-24,7
S23 (dB)	-32,8	-19,1	-25,9

Để đánh giá hiệu quả của phương pháp thiết kế, ta tiến hành so sánh các tham số của mạch chia công suất được thiết kế với một số mạch chia công suất 3 băng đã công bố trước đó. Các tham số được so sánh đó là: suy hao chèn, suy hao phản hồi, và độ cách ly giữa 2 cổng ra. Kết quả so sánh được thể hiện trong bảng 3.

Bảng 3. So sánh các tham số của mạch chia công suất 3 băng được thiết kế theo các phương pháp khác nhau.

	Mạch đề xuất	[6]	[11]	[12]	[13]	[14]
Tần số	0,9/1,6/2,2	1/3/4,7	1/1,5/2,5	1,5/1,9/2,35	1,65/2/2,27	2,4/3,5/5,2
Δ (dB)	> - 0,3	> -0,64	> - 0,8	> - 0,45	> -1,44	> -1
Suy hao phản hồi (dB)	< - 17,2	< -15	< - 12,2	< - 13	< - 16,3	< -42
Độ cách ly (dB)	<- 19,1	< - 25,24	< - 18,8	< - 15	< - 16,3	< -27

Trong bảng 3, ký hiệu Δ là độ chênh lệch về suy hao chèn giữa kết quả đo so với lý tưởng.

Từ bảng 3 ta thấy, mạch chia công suất được thiết kế trong bài báo có suy hao chèn nhỏ hơn khi so sánh với một số mạch chia công suất 3 băng được công bố trước đó. Giá trị xấu nhất của suy hao chèn của mạch được thiết kế là -3,3 dB, chỉ suy hao -0,3 dB so với lý tưởng. Trong khi đó, các mạch chia công suất 3 băng trong các công trình [6, 11-14] có suy hao chèn đều ở mức ngưỡng khá cao là -3,64 dB, -3,8 dB, -3,45 dB, -4,44 dB và -4 dB. Ngoài ra, các tham số khác của mạch đề xuất đều đạt ở mức tốt, với suy hao phản hồi đạt tốt hơn -17,2 dB, độ cách ly tốt hơn -19,1 dB trên cả 3 tần số công tác.

4. KẾT LUẬN

Bài báo trình bày kết quả thiết kế mạch chia công suất làm việc trên 3 băng tần 0,9 GHz; 1,6 GHz và 2,2 GHz. Đề thiết kế mạch phối hợp trở kháng trên 3 băng tần, thuật toán tối ưu bầy đàn đã được sử dụng và thực hiện trên phần mềm Matlab. Kết quả đo kiểm các tham số tán xạ của mạch cho thấy, mạch có suy hao chèn tốt hơn -3,3 dB trên cả 3 tần số công tác, suy hao phản hồi trên các

công tốt hơn -17,2 dB, độ cách ly giữa các công tốt hơn -19,1 dB. So sánh với một số mạch chia công suất 3 băng khác đã công bố trước đó cho thấy mạch được thiết kế có ưu điểm là suy hao chèn nhỏ, các tham số khác gồm suy hao phản hồi và độ cách ly giữa các công đều đảm bảo tốt.

TÀI LIỆU THAM KHẢO

- [1]. D. M. Pozar, Microwave engineering, New York: Wiley, (2012).
- [2]. I. Sakagami, X. Wang, M. Fujii and M. Tahara, "Planar dual-frequency three-way Wilkinson power dividers with open-circuited stubs," 2013 European Microwave Conference, pp. 144-147, (2013), doi: 10.23919/EuMC.2013.6686611.
- [3]. Jin-Gul Lee, Choon-Sik Cho, Jae W. Lee, Sang-Ki Eun, "A Novel Dual-Band Wilkinson Power Divider Using Branch-line", 2008 Asia-Pacific Microwave Conference, pp.1-4, (2008).
- [4]. X. Liu, Y. Liu, S. Li, F. Wu and Y. Wu, "A Three-Section Dual-Band Transformer for Frequency-Dependent Complex Load Impedance," in IEEE Microwave and Wireless Components Letters, vol. 19, no. 10, pp. 611-613, (2009), doi: 10.1109/LMWC.2009.2029732.
- [5]. M. A. Maktoomi, R. Gupta, M. H. Maktoomi, M. S. Hashmi and F. M. Ghannouchi, "A generalized multi-frequency impedance matching technique," 2016 16th Mediterranean Microwave Symposium (MMS), pp. 1-4, (2016), doi: 10.1109/MMS.2016.7803869.
- [6]. B. Li, X. Wu, C. Hua, N. Yang, D. Zhu and W. Wu, "A tri-band Wilkinson power divider using extended T-shaped stubs," 2011 China-Japan Joint Microwave Conference, pp. 1-4, (2011).
- [7]. D. Bratton and J. Kennedy, "Defining a Standard for Particle Swarm Optimization," in IEEE Swarm Intelligence Symposium, pp. 120-127, (2007).
- [8]. G. R. Harik, F. G. Lobo and D. E. Goldberg, "The compact genetic algorithm," in IEEE Transactions on Evolutionary Computation, vol. 3, no. 4, pp. 287-297, (1999), doi: 10.1109/4235.797971.
- [9]. M. Chongcheawchamnan, S. Patisang, S. Srisathit, R. Phromloungsri and S. Bunnjaweht, "Analysis and design of a three-section transmission-line transformer," in IEEE Transactions on Microwave Theory and Techniques, vol. 53, no. 7, pp. 2458-2462, (2005), doi: 10.1109/TMTT.2005.850408.
- [10]. M. Chongcheawchamnan, S. Patisang, M. Krairiksh and I. D. Robertson, "Tri-Band Wilkinson Power Divider Using a Three-Section Transmission-Line Transformer," in IEEE Microwave and Wireless Components Letters, vol. 16, no. 8, pp. 452-454, (2006), doi: 10.1109/LMWC.2006.879488.
- [11]. Z. Wang, J. -S. Jang and C. -W. Park, "Tri-band Wilkinson power divider using resonators," 2011 IEEE Radio and Wireless Symposium, pp. 287-290, (2011), doi: 10.1109/RWS.2011.5725493.
- [12]. B. M. Abdelrahman, H. N. Ahmed and A. I. Nashed, "A Novel Tri-Band Wilkinson Power Divider for Multiband Wireless Applications," in IEEE Microwave and Wireless Components Letters, vol. 27, no. 10, pp. 891-893, (2017), doi: 10.1109/LMWC.2017.2746685.
- [13]. Li, Yibing & Zhou, Xin & Sun, Xiaohang & Gu, Xiaojun & Xu, Bin & Zhang, Xinde & Ping, Kang. "A new triple-band four-way filtering power divider with highly improved performance". *Frontiers in Physics*, (2022). 10. 862516. 10.3389/fphy.2022.862516.
- [14]. Farzad Khajeh-Khalili, M. Amin Honarvar, Abdolmehdi Dadgarpour, Bal S. Virdee & Tayeb A. Denidni, "Compact tri-band Wilkinson power divider based on metamaterial structure for Bluetooth, WiMAX, and WLAN applications", *Journal of Electromagnetic Waves and Applications*, 33:6, 707-721, (2019), DOI: 10.1080/09205071.2019.1575287

ABSTRACT

Design and fabrication of a tri-band high-frequency power divider

This paper presents a method of designing a power divider operating at 3 bands 0,9; 1,6 and 2,2 GHz. The circuit is designed, simulated and optimized by using ADS software. The measurement results of the scattering parameters were consistent with the simulation results. The measured parameters of the power divider are as follows: insertion loss at three operating frequencies are better than -3.3 dB, isolation level better than -19.1 dB, return loss better than -17.2 dB. Compared with previous tri-band power dividers, the designed power divider has the advantage of low loss, and the remaining parameters are all good enough.

Keywords: Multi-band power divider; PSO; Wilkinson power divider; Insertion loss; Scattering parameters.